В ходе мероприятия Imec Technology, прошедшего на этой неделе в Бельгии, компания IM Flash Technologies, являющаяся совместным предприятием Intel и Micron Technologies пролила свет на планы освоения технологий трехмерной компоновки микросхем в производстве флэш-памяти.
Отрасль сейчас начинает переход от планарного размещения ячеек памяти типа NAND к компоновке с вертикальной интеграцией транзисторов. Такой подход позволяет формировать ячейки, способные хранить несколько бит информации за счет наличия вертикального канала и нескольких затворов, соответствующих разным уровням напряжения.
Лидером направления стала компания Toshiba, разработавшая технологию p-BiCS (pipe-shaped Bit Cost Scalable). В конце прошлого года японский производитель объявил о создании 16-слойной памяти, в которой используется вертикальный канал диаметром 50 нм. ЕЕ ознакомительные образцы должны быть готовы в этом году, а серийное производство планируется начать в 2015 году.
По оценке IM Flash Technologies, предел уменьшения традиционной флэш-памяти уже близок, но еще на два поколения технологических норм — 15 и 10 нм — существующей технологии хватит. Освоение объемной компоновки развернется на этапе, соответствующем 15 нм. Интересно, что 16 слоев, по подсчетам IM Flash Technologies, недостаточно, чтобы сделать затею экономически оправданной. По меньшей мере, необходимо 32, а еще лучше — 64 слоя.
Источник: EE Times
