Как всем известно, дальше закон Мура будет развиваться за счёт комплексного усложнения чипов. Это проявится в создании многокристальных упаковок, в которых чипы будут располагаться как на одном горизонте, так и в столбик друг над другом. Одной из таких технологий с горизонтальной компоновкой чипов на общей подложке является технология TSMC CoWoS. C этого года TSMC готова удвоить площадь подложки и умножить число кристаллов на ней.
Экспериментальный интерпозер площадью 1800 мм2. В серию пойдёт мост меньшей площади порядка 1700 мм2.
Компания TSMC сообщила, что она совместно с проектировщиком SoC, компанией Broadcom, улучшила платформу многокристальной упаковки CoWoS (chip-on-wafer-on-substrate). Предыдущее поколение технологии позволяло создавать кремниевую подложку-мост или интерпозер площадью не более 800 мм2. Новое поколение CoWoS сможет оперировать подложками площадью около 1700 мм2.
Как сообщили в TSMC, подложка CoWoS по улучшенной технологии сможет разместить одновременно несколько логических однокристальных схем и до 6 чипов памяти HBM. Тем самым формально одна микросхема может быть вооружена памятью HBM объёмом до 96 Гбайт и получит пропускную способность до 2,7 Тбайт/с или в 2,7 раза выше, чем позволяла упаковка CoWoS образца 2016 года.
Для чего будут создаваться настолько большие составные чипы? В первую очередь они будут нужны для систем машинного обучения и для анализа больших массивов информации. Близкое расположение памяти к SoC обеспечит скорость работы и энергоэффективность, тем более, что TSMC рассчитывает использовать подложку увеличенной площади для интеграции на неё 7-нм и 5-нм чипов.
Что за чип создали TSMC и Broadcom с использованием увеличенной в размерах площадки, не сообщается. Но не скрывается, что память и SoC были предоставлены Broadcom. Вкладом TSMC в общее дело стало изготовление интерпозера с помощью новой технологии склейки фотомасок для бесшовного изготовления площадки увеличенного размера.
