Рубрика «SystemVerilog»
Комбинационная логика на SystemVerilog
2024-11-04 в 6:21, admin, рубрики: fpga, SystemVerilog, языки описания аппаратурыПредисловие
Всем привет!
Данная статья посвящена разработке аппаратуры на SystemVerilog со стороны человека, который сам только начинает углубленно в этом разбираться. Рассчитана она на то, чтобы другим новичкам было проще сориентироваться в незнакомой среде, поэтому некоторые аспекты здесь будет рассмотрены довольно поверхностно и упрощенно. В качестве примера используется одна из моих лабораторных работ в университете.
Готовимся организовать совместный русско-украинско-мексиканский семинар по ПЛИС в Мексике, возможно привлечем и беларусов
2024-10-16 в 8:06, admin, рубрики: RTL, SystemVerilog, графика, калифорния, мексика, ПЛИС, семинары, школа синтеза цифровых схем
Инструкции к открытым примерам basics-graphics-music (BGM)Читать полностью »
Адаптация платы Colorlight 5A-75B для примеров «Школы синтеза цифровых схем»
2024-10-10 в 7:18, admin, рубрики: fpga, gtkwave, Icarus, Lattice, SystemVerilog, Verilog, yosys, ПЛИСНастольная библиотека HDL-дизайнера и верификатора
2024-10-05 в 6:47, admin, рубрики: asic, fpga, fpga/asic, SystemVerilog, Verilog, библиотека, обучение, Программирование, разработка электроники, электроникаНебольшой обзор литературы, которая может пригодиться начинающему разработчику микроэлектроники и поможет понять, что к чему и как разработать современную микросхему.
Привет!
Меня зовут Максим Ратников, я руковожу отделом системной верификации в компании Аквариус. Моя основная задача – убедиться, что все части микросхемы правильно собраны вместе и действительно функционируют так, как должны. Попутно работаю с теми стажерами в нашей компании, которые интересуются разработкой микросхем. Также преподаю в МАИ и рассказываю студентам про маршрут проектирования, элементы и узлы вычислительных машин.
Стоит ли делать продолжение банкета c обсуждением работ в электронной промышленности в LA?
2024-08-14 в 18:17, admin, рубрики: fpga, Gowin, hacker dojo, register transfer level, SystemVerilog, Verilog, калифорния, митапы, работы в электронной промышленности, школа синтеза цифровых схем
В прошлое воскресенье в хакерском клубе в Маунтин-Вью прошла встреча русских и украинцев живущих в северной Калифорнии (1, 2Читать полностью »
Второй номер народного FPGA журнала! «Погоди-ка, а когда был анонс первого?»
2024-05-29 в 5:55, admin, рубрики: fpga, RTL, SystemVerilog, Verilog, vhdl, верификация, журналПЛИС-культ привет, FPGA хабрунити.
На днях состоялся анонс уже второго номера народного FPGA журнала
FPGA-Systems Magazine :: № BETA (state_1). В нем 200+ страниц и 20+ статей и небольших заметок по направлениям FPGA / RTL / Verification (ПЛИС сегодня это не только про знание HDL и Vivado c Quartus'ом). Журнал бесплатный и распространяется в виде pdf-ки.
Зачем? Есть же хабр!
ASIC и FPGA: сорок лет эволюции
2023-12-15 в 9:37, admin, рубрики: asic, Electronic Design Automation, fpga, SystemVerilog, Verilog, vhdl, История микроэлектроникиВнутри каждого современного телефона несколько микросхем ASIС. Ими наполнены автомобили, стойки в центрах обработки данных, датчики «умного дома», и вообще все электронные устройства. Без чипов ASIC был бы невозможен быстрый интернет, трехмерные игры и ускорители машинного обучения.
Первое занятие Школы Синтеза и удар в спину от Ubuntu
2023-09-25 в 4:24, admin, рубрики: bash, fpga, Gowin, Intel FPGA, linux, SystemVerilog, Ubuntu, xilinx, Школа Синтеза
В субботу прошло первое занятие Школы Синтеза Цифровых СхемЧитать полностью »