Всем привет! Надеюсь, все хорошо провели праздники и готовы с новыми силами покорять высоты FPGA разработки.
Сегодня я хочу написать небольшой гайд по запуску тестбенчей на Verilog/SystemVerilog в ModelSim без использования GUI.
План будет такой:
- Добавление пути к ModelSim в PATH.
- Написание скрипта с объяснением команд.
- Запуск ModelSim с исполнением написанного скрипта.
Поехали! Читать полностью »