Третий ежегодный слет hardware-инженеров пройдет в Москве уже через месяц, 29 ноября. Мы расширили целевую аудиторию: в программе найдется интересное не только для мастеров FPGA, но и для RTL-шаманов, гуру верификации и адептов физического дизайна. А еще будут DIY-стенды с «железками» от комьюнити! Больше подробностей — далее в посте.
Рубрика «RTL»
Шестнадцать (sic!) докладов про «железо» за один день: FPGA-Systems 2025 у порога
2025-10-24 в 11:17, admin, рубрики: fpga-systems, RTL, верификация микросхем, ПЛИС, физический дизайнСобственный RISC-V процессор: от RTL до симуляции и синтеза под FPGA
2025-09-26 в 16:58, admin, рубрики: cpu, DIY, embedded, fpga, risc-v, RTL, Verilog, архитектура, процессор, симуляция
Как проектируют систему на кристалле: разбираем основные этапы «для новичков»
2025-08-06 в 9:00, admin, рубрики: RTL, SoC, System on a chip, микропроцессоры, проектирование систем, Процессоры, Система на кристалле, тактовая частотаВ одном из материалов блога YADRO мы рассказывали, как выглядит проектирование СнК с точки зрения тополога. Только вот создание топологии – это один из заключительных этапов проектирования. Что же идет до него? Давайте разбираться.
Статью можно использовать как шпаргалку для продолжающих или гайд для начинающих – тех, кто со временем хотел бы понять, как проектируют системы на кристалле. Так что мы сознательно кое-где упрощаем описания, но приветствуем уточнения и дополнения в комментариях.
Материал подготовлен по мотивам лекции Читать полностью »
Хакатон SoC Design Challenge 2025: три дня «железа» и 245 студентов в Зеленограде
2025-05-14 в 12:57, admin, рубрики: RTL, soc design challenge, UVM, микросхемы, топология, физический дизайнВ середине апреля в МИЭТ прошел четвертый SoC Design Challenge. Студенты из разных уголков России и Беларуси штурмовали задачи по четырем трекам: топологическое и RTL-проектирование, UVM-верификация и системная верификация SoC. Некоторые треки мы разделили на уровни Basic и Basic+, а предварительно провели для участников цикл лекций для погружения в специфику работы. В статье мы разберем задачи хакатона YADRO и МИЭТ, а также расскажем о некоторых командах.
Проектирование RTL на SCALA, схемотехника в российских САПР и верификация RISC-V: 8 докладов заключительной FPGA Systems
2024-11-25 в 14:00, admin, рубрики: asic, fpga, fpga-systems, RTL, rtl-дизайн, SoC, верификация, конференцияЕсли вы хотя бы раз слушали доклады FPGA Systems, вы знаете, что это настоящий интенсив с новыми знаниями по FPGA-разработке и не только. Заключительная конференция сообщества в этом году, организованная с YADRO, — не исключение. 30 ноября, в субботу, вас ждет восемь докладов от инженеров из МИЭТ, БЮРО 1440, ЭРЕМЕКС, YADRO. От новостей китайских ПЛИС (BMTI) — докладчик недавно посетил их производство — до разбора практических кейсов. Например, как запустить видеокарту AMD на ПЛИС с RISC-V.
Места на офлайн уже разобрали, но онлайн-трансляция доступна всем. Изучайте программу и подключайтесь к интересному именно вам докладу. И обязательно Читать полностью »
Готовимся организовать совместный русско-украинско-мексиканский семинар по ПЛИС в Мексике, возможно привлечем и беларусов
2024-10-16 в 8:06, admin, рубрики: RTL, SystemVerilog, графика, калифорния, мексика, ПЛИС, семинары, школа синтеза цифровых схем
Инструкции к открытым примерам basics-graphics-music (BGM)Читать полностью »
Второй номер народного FPGA журнала! «Погоди-ка, а когда был анонс первого?»
2024-05-29 в 5:55, admin, рубрики: fpga, RTL, SystemVerilog, Verilog, vhdl, верификация, журналПЛИС-культ привет, FPGA хабрунити.
На днях состоялся анонс уже второго номера народного FPGA журнала
FPGA-Systems Magazine :: № BETA (state_1). В нем 200+ страниц и 20+ статей и небольших заметок по направлениям FPGA / RTL / Verification (ПЛИС сегодня это не только про знание HDL и Vivado c Quartus'ом). Журнал бесплатный и распространяется в виде pdf-ки.
Зачем? Есть же хабр!
Как мы приложение Додо Пиццы на арабский переводили
2023-03-07 в 6:43, admin, рубрики: dodoengineering, dodopizza, iOS, RTL, арабский язык, Блог компании Dodo Engineering, дизайн мобильных приложений, Дубай, локализация мобильных приложений, Локализация продуктов, ОАЭ, разработка мобильных приложений, разработка под iOSЧто вы знаете о том, как добавить поддержку языков, которые пишутся справа налево (Right to Left, RTL), в iOS‑приложение? Нужно использовать leading и trailing вместо left и right, а ещё… Вот и мы больше ничего не знали, но пришлось разобраться.
Мы готовим приложение Додо Пиццы к локализации на арабский язык. В статье хотим поделиться находками и рассказать, зачем нам поддержка RTL в приложении, почему не достаточно просто адаптировать вёрстку в коде для поддержки RTL, зачем мы перерисовывали иллюстрации и чем отличается арабский знак процента от европейского. Ещё покажем много скриншотов и поделимся шпаргалками по поддержке RTL в коде.
Расчет временных ограничений для ПЛИС простым языком
2020-07-16 в 10:23, admin, рубрики: Altera, constraints, fpga, RTL, slackЗдравствуйте. Эта статья написана для самых-самых новичков в мире ПЛИС. В ней я попытаюсь максимально просто и понятно рассказать что такое временны́е ограничения (timing constraints), накладываемые на проекты под ПЛИС.
Статья создана на основе собственного опыта попыток объяснить тему самому себе, студентам-практикантам и любопытным коллегам так, чтобы не погружаться в заумные академические дебри, а максимально просто, прозрачно, на пальцах. Я учился работать с ПЛИС без учебы и подготовки по этой теме и знаю по своему опыту как трудно что-то понять не имея теоретического базиса в этой теме и в схемотехнике. Если на данную статью наткнется некий мэтр и воскликнет, что описанное — элементарно, то посмею не согласиться. Для какого-нибудь студента четвертого курса статья будет полезной и поможет разобраться во всех этих слэках, сетапах и холдах.
Читать полностью »
Простая реализация небольших CAM на ПЛИС
2019-10-09 в 21:52, admin, рубрики: cam, fpga, ISE, RTL, vhdl, vivado, xilinx, XSTВведение
Как-то раз мне потребовалось по работе реализовать небольшой блок ассоциативной памяти. Почитав, как это делается у Xilinx на BlockRAM (BRAM) или на SRL16, я несколько опечалился, так как их реализации занимали довольно много места. Решил попробовать сделать его самостоятельно. Первым вариантом стала реализация в лоб. Забегая вперед, она практически сходу мне и подошла, благо, целевая частота для дизайна была всего 125 МГц.