Наконец-то появилось время и желание пощупать и опробовать в деле давно купленную отладку от Sipeed на базе RISC-V SoC BL808. Попутно я решил собрать материал по теме и поделиться с читателями своим опытом использования этого SoC в разных сценариях. Помимо обзора отладки и SoC я подробно расскажу, что предоставляет производитель для энтузиастов, состав SDK, как собрать Linux-ядро, примеры ее использования. Всем кому интересна данная тема — добро пожаловать под кат! =)
Рубрика «risc-v»
Изучаем RISC-V с платой Sipeed M1S
2024-11-18 в 8:05, admin, рубрики: bl808, bouffalo, buildroot, linux, m1s, m1s dock, risc-v, sipeed, timeweb_статьи, tutorialМитап по RISC-V в Нижегородском кремле: обсудим оптимизации под архитектуру и средства мониторинга производительности
2024-10-29 в 16:11, admin, рубрики: risc-v, альянс, митап, Нижний Новгород, оптимизацияЕсли вы интересуетесь развитием открытой процессорной архитектуры или уже разрабатываете что-то под нее, присоединяйтесь в среду, 6 ноября, к вечернему митапу российского Альянса RISC-V и YADRO. Вместе с экспертами из Syntacore, ННГУ им. Лобачевского и YADRO обсудим актуальные новости свободной архитектуры: от цикловых оптимизаций и масштабируемой векторизации до перспектив аппаратных средств мониторинга и анализа производительности в RISC-V.
Для офлайн-участников мы подготовили сюрприз: митап пройдет в самом центре города — Нижегородском кремле. Но, если до столицы закатов вам далеко, Читать полностью »
Quake 2 на нашем RISC-V, или как мы поднимали старый Radeon на FPGA
2024-10-22 в 8:31, admin, рубрики: fpga, quake, radeon, risc-v, драйверыВсем привет! Меня зовут Александр Разинков, я разрабатываю системный софт в компании YADRO. В этом посте я расскажу о стресс-тестировании нашего RISC-V-кластера с помощью… Quake 2! Почему «квейк»? RISC-V активно развивается как основная application-платформа в мире, и игры — это хороший способ проверить возможности ядер, драйверов GPU и экосистемы в целом. В некоторых важных аспектах игры дают значительно большую нагрузку, чем стандартные программные тесты, особенно на память и интерконнект.
Математика матричных расширений: как происходит умножение матриц на примере T-Head Matrix Extension
2024-08-07 в 10:35, admin, рубрики: risc-v, t-head, математика, матричное умножение, матричные вычисления, Матричные расширенияПривет! Я Андрей Соколов, инженер-программист в группе разработки математических библиотек YADRO. Месяц назад моя коллега Валерия запустила цикл статей про матричные расширения, ускоряющие операции над матрицами. Вы уже смогли узнать, что они делают и какие существуют, какие из них разрабатываются для открытой архитектуры RISC-V.
3 июля в ТАСС состоялась пресс-конференцияЧитать полностью »
Крупица истины в безумном заявлении «в России нет и не может быть чипов» и что из нее следует
2024-08-03 в 15:00, admin, рубрики: ibm z, linux, risc-v, syntacore, windows, x86-64, АМУР, микроконтроллеры, микрон, ЭльбрусЗаглянем в хрустальный шар: как продвигается разработка стандартных матричных расширений RISC-V
2024-07-16 в 12:33, admin, рубрики: risc-v, высокопроизводительные вычисления, матричные вычисления, Матричные расширения, разреженные матрицы, расширенияВ предыдущем тексте мы рассмотрели все существующие матричные расширения. Возникает вопрос: ждать ли в ближайшее время новых расширений для матричных операций? Ответ — да, они разрабатываются прямо сейчас для архитектуры RISC-V. Новость может вызвать удивление, ведь в обзоре уже есть целых два матричных расширения RISC-V. Но оба эти расширения — кастомные, и, конечно же, в консорциуме RISC-V International задумались о разработке стандартного решения.
Панорама матричных расширений: от x86 до RISC-V
2024-07-09 в 14:17, admin, рубрики: cpu, HPC, ISA, matrix, risc-v, матрицы, Матричные расширения, операцииМатричное расширение (instruction set architecture) — это часть архитектуры компьютера, которая определяется программируемой частью ядра микропроцессора.</p>" data-abbr="ISA">ISA CPU… Что это и что оно делает? Уже из названия понятно, что это расширение позволяет ускорять операции над матрицами на CPU. Но задумывались ли вы когда-нибудь, какие они бывают, когда появились, кто и как их создает?
No fail, no gain: как мы исправили более миллиона тестов, проверяя оптимизацию библиотеки OpenBLAS под RISC-V
2024-06-18 в 10:18, admin, рубрики: BLAS, LAPACK, OpenBLAS, risc-v, библиотеки, линейная алгебра, оптимизацияОткрытая архитектура RISC-V активно развивается: в стандарт добавляются новые расширения и инструкции, разрабатываются новые ядра и SoC. Поскольку многие компании видят перспективы архитектуры и готовы использовать ее в продакшене, создается программный стек для высокопроизводительных вычислений — RISC-V HPC (High Performance Computing). Прогресс сопровождает формирование нового тренда — OpenHPC. Он заключается в технологической независимости от решений коммерческих компаний. Причем это относится не только к ПО, но и к железу.
RISC-V мини-ноутбук: Lichee Console 4A — обзор, тесты и сложности
2024-01-16 в 3:30, admin, рубрики: alibaba, Debian, risc-v, sipeed, t-head, TH1520Мне всегда нравились маленькие ноутбуки и телефоны - но почему-то производители их не взлюбили, и соревнуются у кого больше. Маленькие и микро-ноутбуки остались зачастую только на ebay - например UMPC от Sony, которые до сих пор стоят 300$ и выше. Недавно начали появляться портативные системы основанные на Raspberry Pi/CM4 - например у clockwork, но все они не складываются книжкой. Так что когда летом 2023-го Sipeed анонсирована Lichee Console 4AЧитать полностью »