Рубрика «ПЛИС» - 12

Поднимаем SOC: ARM + FPGA

2014-09-05 в 6:02, admin, рубрики: Altera, embedded, fpga, linux, SoC, Железо, ПЛИС, метки: Altera, embedded, fpga, linux, SoC, ПЛИС

Поднимаем SOC: ARM + FPGA

На днях ко мне в руки попала EBV SoCrates Evaluation Board. В двух словах — это плата с SoC от фирмы Altera, на борту которой есть двухъядерный ARM и FPGA Cyclone V.

ARM и FPGA на одном чипе — это должно быть очень интересно! Но для начала всё это добро нужно «поднять».
Об этом процессе я и поведаю в данной статье.

Если вам в руки попала такая или подобная плата и вы не до конца уверены, что же с ней нужно делать. Если вы всегда думали, что FPGA — это что-то сложное и непонятно, как к этому подступиться. Или вы просто любопытный инженер. Тогда заходите. Мы всем рады.

А в качестве маленького бонуса измерим пропускную способность между CPU и FPGA.
Читать полностью »

Взгляд на 10G Ethernet со стороны FPGA разработчика

2014-08-24 в 9:47, admin, рубрики: 10g, 10gbe, ethernet, fpga, phy, xaui, xgmii, ПЛИС, Сетевое оборудование, Сетевые технологии

Всем привет!

Многие специалисты знают, что топовое сетевое оборудование использует специальные чипы для обработки трафика. Я принимаю участие в разработке таких молотилок и хочу поделиться своим опытом в создании таких высокопроизводительных девайсов (со интерфейсами 10/40/100G Ethernet).

Для создания нового канала сетевики чаще всего берут оптику, пару SFP+ модулей, втыкают их в девайсы: радостно загораются лампочки, пакеты начинают приходить и чип начинает его передавать получателям. Но как чип получает пакет из среды передачи? Если интересно, то добро пожаловать под кат.
Читать полностью »

Временной анализ FPGA или как я осваивала Timequest

2014-08-07 в 12:50, admin, рубрики: Altera, fpga, Quartus II, timequest, ПЛИС, Программинг микроконтроллеров

Доброго времени суток, уважаемые читатели.

На самом деле я инженер-радиофизик и программирование ПЛИС не является моей непосредственной деятельностью, но в один момент понадобилось написать программу для синхронизации нескольких осцилографических модулей. Пришлось осваивать эту науку. О том, какие у меня возникли с этим проблемы, под катом.

Временной анализ FPGA или как я осваивала Timequest
Читать полностью »

Плис Achronix – опыт освоения

2014-07-24 в 14:18, admin, рубрики: Achronix, fpga, Speedster, Verilog, высокая производительность, Железо, ПЛИС, Программинг микроконтроллеров

За более чем десятилетний срок работы с ПЛИС, мне довелось работать с продукцией четырех разных производителей. При таком разнообразии невольно обращаешь внимание как на общие черты процесса разработки, так и на особенности, присущие той или иной компании. И вот, пару месяцев назад мне неожиданно представилась уникальная возможность близко познакомиться с новым семейством ПЛИС, производимым небольшой, но амбициозной компанией из Калифорнии. Я говорю сейчас о самом молодом производителе ПЛИС – компании Акроникс (Achronix) и выпускаемой ею ПЛИС Speedster22i HD1000.
Читать полностью »

Quaternion Encryption Scheme (QES) на FPGA, XeonPhi, GPU

2014-06-19 в 8:17, admin, рубрики: c++, fpga, nvidia tesla, opencl, Алгоритмы, высокая производительность, ПЛИС, сопроцессор, шифрование, метки: fpga, nvidia tesla, opencl, ПЛИС, сопроцессор, шифрование

Quaternion Encryption Scheme (QES) на FPGA, XeonPhi, GPU

Привет!

Шифрование данных с помощью кватернионов выполнялось на FPGA DE5-NET, XeonPhi 7120P, GPU Tesla k20.
У всех троих приблизительно одинаковая пиковая производительность, но имеется разница в энергопотреблении.

Дабы не нагромождать статью лишней информацией предлагаю вам ознакомиться с краткой информацией о том что такое кватернион и матрица поворота в соответствующих статьях википедии.

Каким же образом можно зашифровать и расшифровать данные с помощью кватернионов? Довольно просто!
Для начала возьмем кватернион: q = w + x*i + y*j + z*k и составим на его основе матрицу поворота, которую назовем, например P(q).
Прим. картинка ниже из википедии и матрица там названа Q.

Quaternion Encryption Scheme (QES) на FPGA, XeonPhi, GPU
Читать полностью »

Простой SDR приёмник на ПЛИС

2013-12-01 в 20:11, admin, рубрики: diy или сделай сам, fpga, SDR, ПЛИС, радиосвязь, Электроника для начинающих, метки: fpga, SDR, ПЛИС

В этой статье я расскажу о том, как на базе отладочной платы DE0-nano сделать достаточно простой КВ SDR приёмник.
Пример принимаемых сигналов:

Читать полностью »

Генерация видео математической функцией на ПЛИС

2013-11-25 в 20:37, admin, рубрики: Verilog, Анимация и 3D графика, Демосцена, ПЛИС, схемотехника, хобби, Электроника для начинающих, метки: demo, Verilog, ПЛИС, схемотехника, хобби

Здравствуйте!
В этой статье я хочу рассказать о своём опыте изучения разработки на ПЛИС и познакомить со своим проектом — генератором видео по формуле.

Генерация видео математической функцией на ПЛИС

Цель поста

Я программист С++, профессионально занимаюсь разработкой и сопровождением системного софта. Около двух лет тому назад у меня возникло желание разнообразить свой опыт за счёт изучения схемотехники, точнее программирования ПЛИС с использованием языка Verilog. Далее я расскажу, что из этого вышло.

Цель работы

Направить вычислительную мощь ПЛИС на нужды генеративного искусства: порождать в реальном времени потоковое видео по сложной формуле в высоком разрешении, с высоким фрейм-рейтом. В качестве фронтэнда выбран IBNIZ, — язык описания формул для генерации демо, разработанный камрадом viznut в качестве виртуальной платформы для демосцены. Ранее я реализовывал на ПЛИС, на платформе "Марсоход", другую его находку.
Читать полностью »

Коротенькое сравнение VHDL и Verilog в помощь начинающим знакомство с ПЛИС

2013-11-06 в 7:48, admin, рубрики: fpga, SystemVerilog, Verilog, vhdl, ПЛИС, Электроника для начинающих, метки: fpga, SystemVerilog, Verilog, vhdl, ПЛИС

Исторически так сложилось что ПЛИС я начал изучать только на новой работе.
Это были серии ПЛИС фирмы Altera.

Старшие коллеги на перебой рекомендовали как AHDL так и VHDL для программирования этих микросхем.
В итоге я остановился на языке VHDL, поскольку он является языком высокого уровня, в отличии от ADHL.
Хоть и листинг у последнего был куда приятнее.

И я приступил к изучению всех хитростей и ограничений языка VHDL.
В итоге сошелся на мысли что конструкции языка просто ужасны, а ограничения избыточны для проектирования аппаратуры.

Приведу пример листинга из статьи Делаем таймер или первый проект на ПЛИС
Читать полностью »

Описание блоков памяти на языке VHDL

2013-10-16 в 9:53, admin, рубрики: fpga, vhdl, ПЛИС, Электроника для начинающих, метки: fpga, vhdl, ПЛИС

В данной статье показаны основные принципы описания модулей ПЗУ и ОЗУ на языке VHDL. Статья ориентирована на начинающих. Ее цель — дать общее понятие об описании модулей памяти на языке VHDL. Примеры и иллюстрации предены для пакета Quartus II v. 9.1. Предполагается, что читатель знает как создавать проект в пакете Quartus II, проводить его компиляцию и симуляцию.
Читать полностью »

Сбор показаний датчиков и их отображение

2013-10-09 в 14:16, admin, рубрики: diy или сделай сам, python, визуализация данных, ПЛИС, сбор данных, Электроника для начинающих, метки: python, визуализация данных, ПЛИС, сбор данных

Сбор показаний датчиков и их отображение

Людям нравятся красивые презентации. Красивые картинки, немного текста, меняющиеся слайды. Красивая картинка позволяет быстро передать информацию человеку, сообщить самое важное. Мы все это знаем. Я вот думаю, как «скрестить ежа и ужа»?

Как наглядно на мониторе компьютера представить процессы, происходящие внутри микроконтроллера или ПЛИС? Или как показать, что происходит внутри всей системы автоматики, реализованной на микроконтроллере или ПЛИС?

Вообще-то правильный ответ я знаю – нужно использовать SCADA системы.
SCADA – это supervisory control and data acquisition, диспетчерское управление и сбор данных. Но мы не ищем легких путей, мы хотим немножко изобрести своего велосипеда.

Хочу поделиться своим простым методом отображения данных, получаемых от датчиков и сенсоров из платы управления.Читать полностью »

Информация

Обсуждаемое

Рекомендуем

Рубрика «ПЛИС» - 12

Поднимаем SOC: ARM + FPGA

Взгляд на 10G Ethernet со стороны FPGA разработчика

Временной анализ FPGA или как я осваивала Timequest

Плис Achronix – опыт освоения

Quaternion Encryption Scheme (QES) на FPGA, XeonPhi, GPU

Простой SDR приёмник на ПЛИС

Генерация видео математической функцией на ПЛИС

Цель поста

Цель работы

Коротенькое сравнение VHDL и Verilog в помощь начинающим знакомство с ПЛИС

Описание блоков памяти на языке VHDL

Сбор показаний датчиков и их отображение

Архив

Информация

Обсуждаемое

Рекомендуем

Рубрика «ПЛИС» - 12

Цель поста

Цель работы

Новости

Актуальные темы

Архив