В ходе недавнего мероприятия 2017 Manufacturing Day компания Intel устами Марка Бора (Mark Bohr), старшего заслуженного исследователя и директора по архитектурам процессов и интеграции Intel, предложила отрасли внести ясность в определение технологических норм.
Ранее переход на каждый следующий шаг приводил к удвоению степени интеграции или плотности компоновки: на той же площади кристалла помещалось вдвое больше транзисторов. Например, так было при переходе от 90 нм к 64 нм, а затем — к 45 нм и 32 нм. Однако в последнее время — по мнению Бора, это связано с ростом сложности дальнейшего уменьшения размеров — некоторые компании отказались от этого правила, используя все меньшие числа для обозначения норм при минимальном, а то и вовсе отсутствующем повышении плотности компоновки. В результате декларируемые значения не дают представления о реальных возможностях техпроцесса и его положении на графике, соответствующем закону Мура.
Чтобы внести ясность, Intel предлагает определять возможности техпроцесса по формуле, в которую входят размеры типовых блоков — простейшей ячейки NAND и более сложного триггера — и число транзисторов в них. Относительная распространенность простых и более сложных элементов отражена в весовых коэффициентах.
Если каждый производитель будет публиковать значение, полученное по этой формуле для того или иного техпроцесса, появится возможность сравнивать между собой разные техпроцессы одного производителя и разных производителей. Компании, занимающиеся обратным инжинирингом, смогу легко проверять заявленные значения.
Еще одним распространенным строительным блоком для микросхем являются ячейки SRAM. Их наличие может заметно влиять на степень интеграции, определяемую как общее число транзисторов на единицу площади кристалла. Учитывая, что в разных микросхемах соотношение количества ячеек SRAM и логических блоков существенно отличается, размеры ячеек SRAM предлагается сообщать отдельно.
Источник: Intel
